

Document made available under the Patent Cooperation Treaty (PCT)

International application number: PCT/JP05/002159

International filing date: 14 February 2005 (14.02.2005)

Document type: Certified copy of priority document

Document details: Country/Office: JP
Number: 2004-122075
Filing date: 16 April 2004 (16.04.2004)

Date of receipt at the International Bureau: 07 April 2005 (07.04.2005)

Remark: Priority document submitted or transmitted to the International Bureau in compliance with Rule 17.1(a) or (b)



World Intellectual Property Organization (WIPO) - Geneva, Switzerland
Organisation Mondiale de la Propriété Intellectuelle (OMPI) - Genève, Suisse

日 本 国 特 許 庁
JAPAN PATENT OFFICE

17.02.2005

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出 願 年 月 日 2 0 0 4 年 4 月 1 6 日
Date of Application:


出 願 番 号 特 願 2 0 0 4 - 1 2 2 0 7 5
Application Number:
[ST. 10/C]: [J P 2 0 0 4 - 1 2 2 0 7 5]

出 願 人 松 下 電 器 産 業 株 式 会 社
Applicant(s):

2 0 0 5 年 3 月 2 5 日

特許庁長官
Commissioner,
Japan Patent Office

小 川



出証番号 出証特 2 0 0 5 - 3 0 2 6 8 4 3

【書類名】 特許願
【整理番号】 2037650033
【提出日】 平成16年 4月16日
【あて先】 特許庁長官殿
【国際特許分類】 G05F 1/445
【発明者】
 【住所又は居所】 大阪府門真市大字門真 1 0 0 6 番地 松下電器産業株式会社内
 【氏名】 木下 雅善
【発明者】
 【住所又は居所】 大阪府門真市大字門真 1 0 0 6 番地 松下電器産業株式会社内
 【氏名】 崎山 史朗
【特許出願人】
 【識別番号】 000005821
 【氏名又は名称】 松下電器産業株式会社
【代理人】
 【識別番号】 100077931
 【弁理士】
 【氏名又は名称】 前田 弘
【選任した代理人】
 【識別番号】 100094134
 【弁理士】
 【氏名又は名称】 小山 廣毅
【選任した代理人】
 【識別番号】 100110939
 【弁理士】
 【氏名又は名称】 竹内 宏
【選任した代理人】
 【識別番号】 100110940
 【弁理士】
 【氏名又は名称】 嶋田 高久
【選任した代理人】
 【識別番号】 100113262
 【弁理士】
 【氏名又は名称】 竹内 祐二
【選任した代理人】
 【識別番号】 100115059
 【弁理士】
 【氏名又は名称】 今江 克実
【選任した代理人】
 【識別番号】 100115691
 【弁理士】
 【氏名又は名称】 藤田 篤史
【選任した代理人】
 【識別番号】 100117581
 【弁理士】
 【氏名又は名称】 二宮 克也

【選任した代理人】

【識別番号】 100117710

【弁理士】

【氏名又は名称】 原田 智雄

【電話番号】 06-6445-2128

【連絡先】 担当

【選任した代理人】

【識別番号】 100121728

【弁理士】

【氏名又は名称】 井関 勝守

【手数料の表示】

【予納台帳番号】 014409

【納付金額】 16,000円

【提出物件の目録】

【物件名】 特許請求の範囲 1

【物件名】 明細書 1

【物件名】 図面 1

【物件名】 要約書 1

【包括委任状番号】 0217869

【書類名】 特許請求の範囲**【請求項 1】**

基準電圧出力端子から一定電圧の基準電圧を発生する基準電圧発生回路であって、
陰極が接地電位に接続された第 1 のダイオード素子、
前記第 1 のダイオード素子とは電流密度が異なり、且つ陰極が接地電位に接続された第 2 のダイオード素子、
前記第 2 のダイオード素子の陽極に一端が接続された第 1 の抵抗素子、
前記第 1 の抵抗素子の他端に一端が接続され、他端が前記基準電圧出力端子に接続された第 2 の抵抗素子、
前記第 1 のダイオード素子の陽極に一端が接続され、他端が前記基準電圧出力端子に接続された第 3 の抵抗素子、
前記基準電圧出力端子に電流を供給する第 1 の P 型トランジスタ、
ゲート端子が自己のドレイン端子及び前記第 1 の P 型トランジスタのゲート端子に接続された第 2 の P 型トランジスタ、及び、
前記第 1 のダイオード素子の陽極の電圧と前記第 1 及び第 2 の抵抗素子同士の接続点の電圧とが等しくなるように前記第 2 の P 型トランジスタのドレイン電流を制御する帰還型制御回路を有するバンドギャップリファレンス回路と、
前記バンドギャップリファレンス回路の基準電圧出力端子の出力電圧が異常安定点にあるとき正常安定点に移行させるスタートアップ回路とを備え、
前記スタートアップ回路は、前記バンドギャップリファレンス回路の第 2 の P 型トランジスタのドレイン端子と接地電位の間に配置され、前記第 2 の P 型トランジスタのドレイン電流がほぼ零値のときにそのドレイン電流を増大させる
ことを特徴とする基準電圧発生回路。

【請求項 2】

請求項 1 記載の基準電圧発生回路において、
前記スタートアップ回路は、ゲート端子が前記基準電圧出力端子に接続された P 型トランジスタである
ことを特徴とする基準電圧発生回路。

【請求項 3】

請求項 1 記載の基準電圧発生回路において、
前記スタートアップ回路は、
ゲート端子が前記基準電圧出力端子に接続された P 型トランジスタと、
前記 P 型トランジスタのソース端子と前記バンドギャップリファレンス回路の第 2 の P 型トランジスタのドレイン端子との間に配置された電流発生素子とを有する
ことを特徴とする基準電圧発生回路。

【請求項 4】

請求項 3 記載の基準電圧発生回路において、
前記電流発生素子は、抵抗素子である
ことを特徴とする基準電圧発生回路。

【請求項 5】

請求項 3 記載の基準電圧発生回路において、
前記電流発生素子は、ダイオード素子である
ことを特徴とする基準電圧発生回路。

【請求項 6】

請求項 3 記載の基準電圧発生回路において、
前記電流発生素子は、ゲート端子がドレイン端子に接続されたトランジスタである
ことを特徴とする基準電圧発生回路。

【請求項 7】

請求項 3 記載の基準電圧発生回路において、
前記電流発生素子は、ゲート端子が一定電圧に固定されたトランジスタである

ことを特徴とする基準電圧発生回路。

【書類名】 明細書

【発明の名称】 基準電圧発生回路

【技術分野】

【0001】

本発明は、電源電圧や温度の変動に拘わらず一定電圧を発生する基準電圧発生回路に関し、特に、異常安定点で安定した場合にも、安定点を正常安定点に移行させるスタートアップ回路を備えたものに関する。

【背景技術】

【0002】

従来、電源電圧や温度の変動に拘わらず一定電圧を発生する基準電圧発生回路は、アナログ-デジタル変換器などのアナログ回路に広く用いられる。

【0003】

このような基準電圧発生回路としては、図7に示すように、バンドギャップリファレンス回路(以下、BGR回路と略す)30を有する。このBGR回路30は、電流密度の異なる2個のダイオード素子D1、D2と、3個の抵抗素子R1、R2、R3と、基準電圧出力端子Oに電流を供給するP型の第1のトランジスタTr1と、前記第1のトランジスタTr1に流れるドレイン電流をカレントミラー構成によって決定するP型の第2のトランジスタTr2と、帰還型制御回路31とを内蔵する。この帰還型制御回路31は、差動増幅回路32とN型のトランジスタTr3とにより構成されて、前記第2のトランジスタTr2のドレイン電流を制御する。

【0004】

前記帰還型制御回路31は、ダイオードD1の陽極と抵抗素子R3との接続点をノードN1とし、2個の抵抗素子R1、R2の接続点をノードN2として、この2つのノードN1、N2の両電圧が等しくなる安定点で動作が安定するように働く。例えば、ノードN1の電圧がノードN2の電圧よりも大きい場合には、差動増幅回路32によってトランジスタTr3のゲート電圧が上昇し、このトランジスタTr3のドレイン電流が増加して、第2のトランジスタTr2のドレイン電流が増加し、その結果、第1のトランジスタTr1のドレイン電流I1が増加して、基準電圧出力端子Oの出力電圧が大きくなり、動作安定点まで移動する。逆に、ノードN1の電圧がノードN2の電圧よりも小さい場合には、差動増幅回路32によってトランジスタTr3のゲート電圧が下降し、このトランジスタTr3のドレイン電流が減少して、第2のトランジスタTr2のドレイン電流が減少し、その結果、第1のトランジスタTr1のドレイン電流I1が減少して、基準電圧出力端子Oの出力電圧が小さくなり、動作安定点まで移動する。

【0005】

図8は、このような基準電圧出力端子Oの出力電圧と、ノードN1の電圧やノードN2の電圧との関係を示す。同図から判るように、ノードN1の電圧は、基準電圧出力端子Oの所定の出力電圧以上の範囲では、その出力電圧値に拘わらずほぼ一定の電圧になる。一方、ノードN2の電圧は、基準電圧出力端子Oの出力電圧が大きくなるに従って、大きくなる。従って、ノードN1の電圧とノードN2の電圧とは、交点(正常安定点)が存在し、帰還型制御回路31によって正常安定点で動作するようになる。その結果、BGR回路30は電源電圧に依存しない出力電圧を作り出すことが可能となる。

【0006】

正常安定点で動作している際の基準電圧出力端子Oの出力電圧は次式で表される。

【0007】

$$\text{出力電圧} = V_d + kT/q \cdot R2/R1 \\ \cdot \log(I_{s2}/I_{s1} \cdot R2/R3)$$

ここで、 V_d はダイオード素子D1の端子間電圧、 k はボルツマン定数、 T は温度、 q は電子の電荷量、 I_{s1} 、 I_{s2} はそれぞれダイオード素子D1、D2の飽和電流である。ダイオード素子D1の端子間電圧 V_d は負の温度特性を持つため、抵抗素子R1、R2、R3の抵抗値やダイオード素子の電流 I_{s1} 、 I_{s2} をダイオード素子D1の端子間電

圧 V_d の温度特性に対してキャンセルするように設定することにより、温度に依存しない出力電圧を作り出すことが可能となる。

【0008】

以上のように、BGR回路30は電源電圧や温度に依存しない出力電圧を作り出せる特長がある。しかし、図8から判るように、基準電圧出力端子Oの出力電圧が小さい範囲では、第1のトランジスタ Tr_1 から供給されるドレイン電流 I_1 が非常に少なく、ノードN1の電圧とノードN2の電圧とが交わる異常安定点が存在する。このため、帰還型制御回路31はこの異常安定点で動作を安定させようと制御することがあり、その結果、基準電圧出力端子Oの出力電圧が接地電位付近となって、所望の電圧が出力されなくなる。そこで、基準電圧発生回路には、図7に示すように、BGR回路30に、動作が異常安定点に制御された場合にその異常安定点から正常安定点へと状態を移行させるスタートアップ回路40が備えられる。

【0009】

前記従来のスタートアップ回路40は、特許文献1に記載された構成であって、定電流源15からダイオード素子16に電流を供給して、正常安定点判断用のダイオード電圧を作成し、このダイオード電圧とBGR回路30の基準電圧出力端子Oの出力電圧とを比較回路17で比較して、基準電圧出力端子Oの出力電圧の方が小さい場合には、異常安定点にあると判断して、P型のトランジスタ18をONさせて、そのドレイン電流を基準電圧出力端子Oに供給して、出力電圧を上昇させるようにしている。また、例えば特許文献2に記載されるスタートアップ回路では、出力電圧を監視する電圧監視回路を搭載し、この電圧監視回路が異常安定点にあると判断した場合には、基準電圧出力端子Oと前記ノードN1とに電圧を供給する構成を取っている。

【0010】

このように、従来のスタートアップ回路では、基準電圧出力端子Oの出力電圧を常にモニターし、異常状態時に基準電圧出力端子Oの電圧を上昇させて、異常安定点から正常安定点に移行させている。

【特許文献1】特許第3422706号公報（第1図）

【特許文献2】特許第3185698号公報（第1図）

【発明の開示】

【発明が解決しようとする課題】

【0011】

しかしながら、従来のスタートアップ回路では、基準電圧出力端子Oの出力電圧を常にモニターする必要があるため、そのモニター回路で常時電流を消費してしまう欠点がある。例えば、特許文献1においては、ダイオード電圧を発生させるための電流源15や、ダイオード電圧と出力電圧とを比較するための比較回路17で電流が消費されてしまう。また、特許文献2では、基準電圧出力端子の出力電圧を監視する電圧監視回路で電流が消費されてしまう。このような電流消費は、例えば、電池で駆動する携帯機器に基準電圧発生回路を内蔵する場合には、携帯機器の使用時間を縮めてしまう欠点がある。

【0012】

更に、従来のスタートアップ回路では、モニター回路等に比較的多くの半導体素子を使用している。例えば、図7に示したスタートアップ回路40に備える比較回路17は、具体的には、図9に示すように多くの半導体素子を用いた差動増幅回路で実現される。このため、このような多くの半導体素子を半導体基板上に実装するためには、広い面積を確保する必要がある、コスト高となってしまう。

【0013】

以上の点に鑑み、本発明の目的は、基準電圧発生回路において、電流消費を増加させることなく、また、少ない素子数で小面積化を図り得るスタートアップ回路を提供することにある。

【課題を解決するための手段】

【0014】

前記課題を解決するために、本発明の基準電圧発生回路は、例えば図7に示したBGR回路において、カレントミラー回路を構成する第1及び第2のP型トランジスタのうち第2のP型トランジスタTr2では、異常安定点でそのドレイン電流が零値になる点に着目し、この状況で第2のP型トランジスタTr2のドレイン電流をスタートアップ回路で強制的に流し、その後、このドレイン電流の増大に伴い前記第1のトランジスタのドレイン電流が増大して、基準電圧出力端子の出力電圧が増大すると、前記第2のP型トランジスタTr2のドレイン電流の多くを帰還型制御回路に流して、スタートアップ回路に流れる電流を少なく制限することとする。

【0015】

具体的に、請求項1記載の発明の基準電圧発生回路は、基準電圧出力端子から一定電圧の基準電圧を発生する基準電圧発生回路であって、陰極が接地電位に接続された第1のダイオード素子、前記第1のダイオード素子とは電流密度が異なり、且つ陰極が接地電位に接続された第2のダイオード素子、前記第2のダイオード素子の陽極に一端が接続された第1の抵抗素子、前記第1の抵抗素子の他端に一端が接続され、他端が前記基準電圧出力端子に接続された第2の抵抗素子、前記第1のダイオード素子の陽極に一端が接続され、他端が前記基準電圧出力端子に接続された第3の抵抗素子、前記基準電圧出力端子に電流を供給する第1のP型トランジスタ、ゲート端子が自己のドレイン端子及び前記第1のP型トランジスタのゲート端子に接続された第2のP型トランジスタ、及び、前記第1のダイオード素子の陽極の電圧と前記第1及び第2の抵抗素子同士の接続点の電圧とが等しくなるように前記第2のP型トランジスタのドレイン電流を制御する帰還型制御回路を有するバンドギャップリファレンス回路と、前記バンドギャップリファレンス回路の基準電圧出力端子の出力電圧が異常安定点にあるとき正常安定点に移行させるスタートアップ回路とを備え、前記スタートアップ回路は、前記バンドギャップリファレンス回路の第2のP型トランジスタのドレイン端子と接地電位の間に配置され、前記第2のP型トランジスタのドレイン電流がほぼ零値のときにそのドレイン電流を増大させることを特徴とする。

【0016】

請求項2記載の発明は、請求項1記載の基準電圧発生回路において、前記スタートアップ回路は、ゲート端子が前記基準電圧出力端子に接続されたP型トランジスタであることを特徴とする。

【0017】

請求項3記載の発明は、請求項1記載の基準電圧発生回路において、前記スタートアップ回路は、ゲート端子が前記基準電圧出力端子に接続されたP型トランジスタと、前記P型トランジスタのソース端子と前記バンドギャップリファレンス回路の第2のP型トランジスタのドレイン端子との間に配置された電流発生素子とを有することを特徴とする。

【0018】

請求項4記載の発明は、請求項3記載の基準電圧発生回路において、前記電流発生素子は、抵抗素子であることを特徴とする。

【0019】

請求項5記載の発明は、請求項3記載の基準電圧発生回路において、前記電流発生素子は、ダイオード素子であることを特徴とする。

【0020】

請求項6記載の発明は、請求項3記載の基準電圧発生回路において、前記電流発生素子は、ゲート端子がドレイン端子に接続されたトランジスタであることを特徴とする。

【0021】

請求項7記載の発明は、請求項3記載の基準電圧発生回路において、前記電流発生素子は、ゲート端子が一定電圧に固定されたトランジスタであることを特徴とする。

【0022】

以上により、請求項1～7記載の発明では、バンドギャップリファレンス回路が異常安定点にある際には、第2のP型トランジスタのドレイン電流はほぼ零値であるが、スタートアップ回路がそのドレイン電流を増大させるので、バンドギャップリファレンス回路で

は、第1のP型トランジスタのドレイン電流が増大して、基準電圧出力端子の出力電圧も上昇し、これに伴い帰還型制御回路が前記基準電圧出力端子の出力電圧を正常安定点で安定するように制御する。この正常安定点では、第2のP型トランジスタのドレイン電流のほとんどは帰還型制御回路に流れ、スタートアップ回路に流れる電流値は少ないので、電流消費は少ない。

【0023】

特に、請求項2記載の発明では、基準電圧出力端子が異常安定点にある際には、その基準電圧出力端子の電圧は接地電位に近い電圧であるが、この時、スタートアップ回路に備えるP型トランジスタは、ゲートソース間電圧が大きくなるので、バンドギャップリファレンス回路の第2のP型トランジスタのドレイン電流を効果的に増加させ、その結果、基準電圧出力端子の出力電圧が素早く上昇して、帰還型制御回路が正常安定点で動作するように制御する。

【0024】

また、請求項3～7記載の発明では、スタートアップ回路が、P型トランジスタと定電流素子との直列回路により構成されるので、このスタートアップ回路に流れる電流の値を、バンドギャップリファレンス回路の正常安定点での第1のP型トランジスタのドレイン電流の値よりも小値に制限できるので、正常安定点での動作を容易に確保できる。

【発明の効果】

【0025】

以上説明したように、請求項1～7記載の発明の基準電圧発生回路によれば、実質的に消費電流の増加なしにスタートアップ機能を実現できると共に、従来必要であった比較回路や電圧監視回路などの比較的複雑な回路を不要にして、素子数を削減できてレイアウト面積を削減でき、コンパクト化及び低コスト化を図ることができる。

【発明を実施するための最良の形態】

【0026】

以下、本発明の実施形態を図面に基づいて説明する。

【0027】

(第1の実施形態)

図1は、本発明の第1の実施形態の基準電圧発生回路を示す。

【0028】

同図において、1はBGR回路、2はスタートアップ回路としてのプルダウン回路である。前記BGR回路1は、一定電圧の基準電圧を出力する基準電圧出力端子Oを持つ。

【0029】

前記BGR回路1において、D1は第1のダイオード素子、D2は第2のダイオード素子、R1は第1の抵抗素子、R2は第2の抵抗素子、R3は第3の抵抗素子、Tr1はP型の第1のトランジスタ、Tr2はP型の第2のトランジスタ、11は帰還型制御回路である。前記第1のダイオード素子D1の陰極は接地電位に接続される。また、前記第2のダイオード素子D2は、その電流密度が前記第1のダイオード素子D1の電流密度とは異なり、その陰極は接地電位に接続される。前記第1の抵抗素子R1は、その一端が前記第2のダイオード素子D2の陽極に接続され、その他端は前記第2の抵抗素子R2の一端に接続される。第2の抵抗素子R2の他端は、前記基準電圧出力端子Oに接続される。更に、第3の抵抗素子R3は、その一端が前記第1のダイオード素子D1の陽極に接続され、他端は前記基準電圧出力端子Oに接続される。

【0030】

更に、前記第1のP型トランジスタTr1は、そのソース端子が電源に接続され、そのドレイン端子が前記基準電圧出力端子Oに接続されて、基準電圧出力端子Oに電流を供給する。前記第2のP型トランジスタTr2は、前記第1のP型トランジスタTr1と共にカレントミラー回路を構成し、そのソース端子は前記電源に接続され、そのゲート端子は自己のドレイン端子と前記第1のP型トランジスタTr1のゲート端子とに接続されていて、前記第1のP型トランジスタTr1に流れるドレイン電流I1を決定する。また、前

記帰還型制御回路 11 は、前記第 1 のダイオード D1 の陽極（以下、ノード N1 という）の電圧と前記第 1 及び第 2 の抵抗素子 R1、R2 同士の接続点（以下、ノード N2 という）の電圧とが等しくなるように前記第 2 の P 型トランジスタ Tr2 のドレイン電流 I2 を制御するものであって、N 型のトランジスタ Tr3 と、差動増幅回路 14 とを有する。このトランジスタ Tr3 は、そのソース端子が接地電位に接続され、そのドレイン端子が前記第 2 の P 型トランジスタ Tr2 のドレイン端子（以下、ノード N3 という）に接続される。また、前記差動増幅回路 14 は、前記前記 2 つのノード N1、N2 の電圧を入力し、その出力は前記トランジスタ Tr3 のゲート端子に与えられる。

【0031】

更に、前記プルダウン回路 2 は、前記 BGR 回路 1 の基準電圧出力端子 O の出力電圧が、図 8 に示した異常安定点にあるときに正常安定点に移行させるものであって、P 型のトランジスタ Tr4 を有する。このトランジスタ Tr4 は、前記 BGR 回路 1 の第 2 の P 型トランジスタ Tr2 のドレイン端子（即ち、ノード N3）と接地電位の間に配置され、そのゲート端子は、前記 BGR 回路 1 の基準電圧出力端子 O に接続されていて、前記 BGR 回路 1 の第 2 の P 型トランジスタ Tr2 のドレイン電流 I2 がほぼ零値のときにそのドレイン電流 I2 を増大させる。

【0032】

次に、本実施形態の動作を説明する。ここでは、第 1 の P 型トランジスタ Tr1 と第 2 の P 型トランジスタ Tr2 の両サイズが等しく、カレントミラー構成によって両トランジスタ Tr1、Tr2 のドレイン電流 I1、I2 について、 $I1 = I2$ の関係が成立しているとする。以下、BGR 回路 1 が異常安定点にあって、正常安定点に移行する動作を図 1 及び図 2 を用いて説明する。

【0033】

最初、異常安定点にある状態では、基準電圧出力端子 O の出力電圧は、接地電位に近い電圧となる。この時、帰還型制御回路 11 の差動増幅回路 14 の出力端子の電圧、即ち、トランジスタ Tr3 のゲート端子（ノード N4）の電圧は 0 V になっていて、トランジスタ Tr3 がオフしている。このため、このトランジスタ Tr3 のドレイン電流 I3 は、 $I3 = I2 = I1 = 0$ (A) となる。従って、基準電圧出力端子 O の出力電圧は、接地電位に保たれたままである。また、第 2 の P 型トランジスタ Tr2 のドレイン端子は、トランジスタ Tr3 がオフしているので、電源電位にプルアップされる。

【0034】

前記のように BGR 回路 1 が異常安定点にある際に、プルダウン回路 2 では、P 型のトランジスタ Tr4 のゲート端子が接地電位、そのソース端子が電源電位であって、ゲートーソース間電圧が電源電位になるので、このトランジスタ Tr4 はオンして、BGR 回路 1 の第 2 の P 型トランジスタ Tr2 から電流 I2（ $= I4$ ）を流し始める。BGR 回路 1 の第 1 の P 型トランジスタ Tr1 は、第 2 の P 型トランジスタ Tr2 の電流 I2 をカレントしているので、第 1 の P 型トランジスタ Tr1 にも電流 I1 が流れ始めて、基準電圧出力端子 O の出力電圧は、異常安定点と正常安定点の間電圧まで立ち上がる。

【0035】

そして、基準電圧出力端子 O の出力電圧が中間電圧まで立ち上がって、ノード N1 の電圧 > ノード N2 の電圧となると、帰還型制御回路 11 の差動増幅回路 14 がノード N1 の電圧 = ノード N2 の電圧となるように、N 型のトランジスタ Tr3 のゲート電圧を上昇させる。ここで、前記差動増幅回路 14 は、消費電流を削減するために一般的に応答速度が遅く、トランジスタ Tr3 のゲート端子（ノード N4）の電圧がその閾値電圧を超えるまでの間、そのドレイン電流 I3 は、 $I3 = 0$ である。この期間が図 2 の過渡状態（1）に対応する。

【0036】

その後、トランジスタ Tr3 のゲート電圧がそのトランジスタ Tr3 の閾値電圧を超えると、ドレイン電流 I3 が流れ出して、第 1 の P 型トランジスタ Tr1 のドレイン電流 I1 が増加を始め、基準電圧出力端子 O の出力電圧が上昇する。基準電圧出力端子 O の出力

電圧が上昇すると、それに伴い、プルダウン回路2のトランジスタ T_r4 のゲートソース間電圧が小さくなるので、トランジスタ T_r4 のドレイン電流 I_4 は小さくなる。この期間が図2の過渡状態(2)に対応する。

【0037】

そして、基準電圧出力端子Oの出力電圧が正常安定点となる電圧になると、差動増幅回路14がトランジスタ T_r3 のゲート電圧を上げる制御を止めるので、基準電圧出力端子Oの出力電圧は一定となる。この期間が図2の正常状態に対応する。この時、4個のトランジスタ $T_r1 \sim T_r4$ のドレイン電流 $I_1 \sim I_4$ は、 $I_1 = I_2 = I_3 + I_4$ となり、プルダウン回路2で消費されるドレイン電流 I_4 の電流増加分は、BGR回路1のトランジスタ T_r3 のドレイン電流 I_3 の電流減少分と等しくなり、実質的に電流増加なしでスタートアップ機能の実現できていることとなる。

【0038】

このように、BGR回路1の第2のP型トランジスタ T_r2 のドレイン電流 I_2 を、帰還型制御回路11で制御される電流 I_3 以外に、プルダウン回路2にも流し、プルダウン回路2に流れる電流 I_4 が増加すると、帰還型制御回路11で制御される電流 I_3 を減少させ、逆に、プルダウン回路2に流れる電流 I_4 が減少すると、その分、帰還型制御回路11で制御される電流 I_3 を増加させることにより、常に正常安定点で動作することが可能になる。

【0039】

ここで、プルダウン回路2は、1個のトランジスタ T_r4 で実現できるので、レイアウト面積の削減効果は大きい。

【0040】

(第2の実施形態)

次に、本発明の第2の実施形態を図3に示す。

【0041】

前記第1の実施形態では、BGR回路1において正常状態で必要な第1のP型トランジスタ T_r1 のドレイン電流 I_1 よりも、プルダウン回路2に流れる電流 I_4 の方が大きくなれば、第1のP型トランジスタ T_r1 のドレイン電流 I_1 は、正常状態で必要な電流値以上の電流値となって、正常安定点で動作しなくなる。これを避けるために、プルダウン回路2に流れる電流 $I_4 < \text{正常状態での第1のP型トランジスタ } T_r1 \text{ のドレイン電流 } I_1$ となるように、プルダウン回路2のP型トランジスタ T_r4 のトランジスタサイズを最適化する必要がある。しかし、異常安定点でのP型トランジスタ T_r4 に流れる電流 I_4 は、そのゲートソース間電圧を決定する電源電圧の2乗に比例する。また、トランジスタは一般的に製造工程が複雑であり、ドレイン電流はばらつき易い欠点がある。このため、上述の電流 $I_4 < (\text{正常状態の } I_1 \text{ 電流})$ を満たすように、P型トランジスタ T_r4 のサイズを決定することは比較的難しい。

【0042】

そこで、本実施形態では、図3に示すように、プルダウン回路2Aに、P型トランジスタ T_r4 に加えて、抵抗素子(電流発生素子) R_4 を設けている。この抵抗素子 R_4 は、一端がP型トランジスタ T_r4 のソース端子に接続され、他端がBGR回路1の第2のP型トランジスタ T_r2 のドレイン端子(ノードN3)に接続される。

【0043】

本実施形態では、プルダウン回路2Aによるスタートアップ機能の基本的な原理は第1の実施形態と同一である。本実施形態では、プルダウン回路2Aに流れる電流 I_4 は、抵抗素子 R_4 の抵抗値で決定される。すなわち、プルダウン回路2Aに流れる電流 I_4 は、

ノードN3の電圧—

(基準電圧出力端子Oの出力電圧—トランジスタ T_r4 の閾値電圧)

を抵抗素子 R_4 の抵抗値で除算した値になって、ノードN3の電圧を決定する電源電圧の1乗に比例するようになる。そのため、上述の電流 $I_4 < (\text{正常状態の } I_1 \text{ 電流})$ の関係を満たす設計の容易化が図れる。

【0044】

(第3の実施形態)

続いて、本発明の第3の実施形態を図4に示す。

【0045】

本実施形態では、プルダウン回路2Bを、P型トランジスタ T_r4 とダイオード素子(電流発生素子)D3との直列接続により構成している。ダイオード素子D3は、その陽極がBGR回路1のノードN3に接続され、陰極がP型トランジスタ T_r4 のソース端子に接続される。その他の構成は、第1の実施形態と同様であるので、同一部分に同一符号を付してその説明を省略する。

【0046】

本実施形態では、プルダウン回路2Bに流れる電流 I_4 は、
ノードN3の電圧—

(基準電圧出力端子Oの出力電圧—トランジスタ T_r4 の閾値電圧)

をダイオード素子D3の端子間インピーダンスで除算した値になって、前記第2の実施形態の抵抗素子 R_4 を使用する場合に比して、BGR回路1のノードN3の電圧を決定する電源依存性が大きくなるが、ダイオード素子D3は、一般的にばらつきが少ないので、上述の電流 $I_4 < (正常状態のI_1電流)$ を満たす設計のより一層の容易化が図れる。

【0047】

(第4の実施形態)

次に、本発明の第4の実施形態を図5に示す。

【0048】

本実施形態では、プルダウン回路2Cを、P型トランジスタ T_r4 と他のP型トランジスタ(電流発生素子) T_r5 との直列接続により構成している。前記P型トランジスタ T_r5 は、そのソース端子がBGR回路1のノードN3に接続され、ドレイン端子が自己のゲート端子と前記P型トランジスタ T_r4 のソース端子とに接続されている。

【0049】

本実施形態では、プルダウン回路2Cに流れる電流 I_4 は、
ノードN3の電圧—

(基準電圧出力端子Oの出力電圧—トランジスタ T_r4 の閾値電圧)

をトランジスタ T_r5 のソース—ドレイン端子間インピーダンスで除算した値になる。本実施形態では、2個のトランジスタ T_r4 、 T_r5 だけでプルダウン回路2Cを設計できるので、第2及び第3の実施形態のように抵抗素子 R_4 やダイオード素子D3の特性を検討する必要がない。

【0050】

尚、本実施形態では、トランジスタ T_r5 のゲート端子をドレイン端子に接続したが、図6に示すように、ゲート端子をグランド等の一定の固定電圧に接続したトランジスタ(電流発生素子) T_r6 を設けて、このトランジスタ T_r6 のソース—ドレイン間インピーダンスを使用しても、前記第3の実施形態と同様の機能を実現できる。

【産業上の利用可能性】

【0051】

以上説明したように、本発明は、消費電流を増加させることなく、また少ない素子数をもってスタートアップ機能を実現することが可能であるので、携帯機器等に使用する場合に電池の寿命を延ばすことが可能であると共に、レイアウト面積を有効に削減できて、コンパクト化及び低コスト化に有効な基準電圧発生回路等として有用である。

【図面の簡単な説明】

【0052】

【図1】 本発明の第1の実施形態の基準電圧発生回路を示す回路図である。

【図2】 同基準電圧発生回路において、異常安定点から正常安定点に移行する過程の出力電圧、トランジスタのドレイン電流等の変化の様子を示す図である。

【図3】 本発明の第2の実施形態の基準電圧発生回路を示す回路図である。

【図 4】 本発明の第 3 の実施形態の基準電圧発生回路を示す回路図である。

【図 5】 本発明の第 4 の実施形態の基準電圧発生回路を示す回路図である。

【図 6】 同実施形態の基準電圧発生回路の変形例を示す回路図である。

【図 7】 従来の基準電圧発生回路の一例を示す回路図である。

【図 8】 バンドギャップの異常安定点及び正常安定点を説明する図である。

【図 9】 従来の基準電圧発生回路のスタートアップ回路で使用される差動増幅回路の構成を示す回路図である。


【符号の説明】

【 0 0 5 3 】


1	B G R 回路
2、2 A ~ 2 D	プルダウン回路（スタートアップ回路）
D 1	第 1 のダイオード素子
D 2	第 2 のダイオード素子
D 3	ダイオード素子（電流発生素子）
R 1	第 1 の抵抗素子
R 2	第 2 の抵抗素子
R 3	第 3 の抵抗素子
R 4	抵抗素子（電流発生素子）
O	基準電圧出力端子
T r 1	第 1 の P 型トランジスタ
T r 2	第 2 の P 型トランジスタ
T r 3	トランジスタ
T r 4	P 型トランジスタ
T r 5、T r 6	P 型トランジスタ（電流発生素子）
1 1	帰還型制御回路
1 4	差動増幅回路

【書類名】 図面


【図 1】




【図 2】




【図 3】




【図 4】




【図 5】




【図 6】



【図 7】



【図 8】



【書類名】 要約書

【要約】

【課題】 基準電圧発生回路において、異常安定点から正常安定点へ移行させるスタートアップ回路での消費電流及び素子数を削減する。

【解決手段】 バンドギャップリファレンス回路（BGR回路）1は、電流密度の異なるダイオード素子D1、D2と、3個の抵抗素子R1、R2、R3と、基準電圧出力端子Oに電流を供給するP型の第1のトランジスタTr1と、前記第1トランジスタTr1に流れるドレイン電流をカレントミラー構成によって決定するP型の第2のトランジスタTr2と、帰還型制御回路11とにより構成される。前記BGR回路1にはプルダウン回路2が接続される。このプルダウン回路2は、直列接続された抵抗素子R4及びP型トランジスタTr4を備える。前記抵抗素子R4は第2のP型トランジスタTr2のドレイン端子に接続され、P型トランジスタTr4は、ゲート端子が基準電圧出力端子Oに接続され、ドレイン端子が接地される。

【選択図】 図3

特願 2 0 0 4 - 1 2 2 0 7 5

出 願 人 履 歴 情 報

識別番号

[0 0 0 0 0 5 8 2 1]

1. 変更年月日

1 9 9 0 年 8 月 2 8 日

[変更理由]

新規登録

住 所

大阪府門真市大字門真 1 0 0 6 番地

氏 名

松下電器産業株式会社